μPD10

Quadruple Delayed Flip-Flop

uPD10
μPD10A

uPD10

NECのP-chエンハンスメントMOS型ロジックICです。

4回路入りのシフトレジスタです。

uPD10
μPD10の内部回路です。

クロック入力はφ1とφ2があります。
それぞれに入力する信号を
逆相のクロックにして駆動させるスタティック方式、
位相差のあるクロックにして駆動させるダイナミック方式、
という2つの方式があります。

出力に設ける負荷抵抗RLの推奨値は20kΩです。

特性表
項目 略号 定格 単位
標準電源電圧 VDD -24.0 V
Hレベル入力電圧 VIH -4.0 V
Lレベル入力電圧 VIL -9.0 V
Hレベル出力電圧 VOH -2.0 V
Lレベル出力電圧 VOL -19.0 V
Hレベルクロック電圧 VφH -3.0 V
Lレベルクロック電圧 VφL -20.5 V
最大伝達遅延時間 L→H tpLH 2.0 μs
最大伝達遅延時間 H→L tpHL 1.5 μs
最小クロックパルス位相差 td(φ) 1.0 μs
最小クロックパルス幅 tw(φ) 2.0 μs
入力容量 Ci 6.0 pF
出力容量 Co 10.0 pF
クロック入力容量 Ci 8.0 pF


uPD10は、まえ製作所様から譲っていただきました。
本当にありがとうございます。(2023年6月10日)


引用:NEC 電子デバイスデータブック'72 p846-p847 →資料館


最終更新日:2023年8月20日



各種MOSの紹介へ戻る
トップへ戻る
inserted by FC2 system